캐시 메모리
I. 프로세서와 메인 메모리 간 속도차 극복, 캐시 메모리 개요
| 구분 | 내용 |
|---|
| 정의 | CPU와 주기억 장치 사이의 처리 속도 불균형 해소를 위해 임시로 저장하는 SRAM 기반의 초고속 버퍼 메모리 |
| 특징 | - 참조의 지역성
- 계층적 아키텍처 구성 |
II. 캐시 메모리의 아키텍처 및 핵심 기술요소
가. 캐시 메모리의 동작 개념도 및 계층 구조
- 가장 빠름, 코어 내장
가장 작은 용량
L2 Cache (SRAM)
- 각 코어별 독립적 할당
L3 Cache (SRAM)
- 모든 코어간 공유
시스템 버스
주기억 장치 (DRAM 기반)
### 나. 캐시 메모리의 핵심 기술요소
| 구분 | 기술 | 설명 |
|---|
| 적중률 향상 | - 참조의 지역성 | - 시간적, 공간적 지역성 |
| 사상 방식 | - 직접 사상 | - 정해진 하나에 적재 |
| - 연관 사상 | - 자유롭게 적재 |
| - 집합 연관 사상 | - 절충형으로 관리 |
| 쓰기 정책 | - Write-Through | - 동시 쓰기 |
| - Write-Back | - 나중 쓰기 |
| 교체 알고리즘 | - LRU | - Least Recently Used |
| - LFU / FIFO / Random | - 각자 최적화된 방식으로 자원 점유 |
- 한정된 자원 분배에 중점을 두어 메모리 관리.
III. 캐시 메모리의 최신 기술 동향 및 향후 전망
- 3D 적층형 캐시, 이기종 컴퓨팅을 위한 CXL 기반 캐시 일관성, 온칩 메모리 한계 극복