HBM (High Bandwidth Memory)

I. AI 시대의 메모리 병목 해소, HBM의 개요

구분	내용
정의	다수의 DRAM을 TSV 기술로 수직 적층하고 실리콘 인터포저를 통해 고대역폭을 제공하는 초고속 메모리
특징	• 초고대역폭: 수천 개의 I/O 핀을 통한 병렬 데이터 전송 • 저전력·초소형: 데이터 전송 경로 단축으로 전력 소모 절감 및 실장 면적 축소

II. HBM의 아키텍처 및 핵심 구성요소

가. HBM의 동작원리 및 2.5D 패키징 아키텍처 개념도

• 여러 겹의 DRAM을 수직 적층한 후 실리콘 인터포저 상에서 GPU와 함께 2.5D 수평 배치

나. HBM의 핵심 기술요소

구분	요소기술	특징
적층 기술	TSV (Through Silicon Via)	• 웨이퍼에 미세 전도성 관통 홀을 형성하여 상하 칩 직접 연결 • 배선 길이 단축 및 고속 전송 실현
	Micro-bump	• 상하 다이 사이를 전기적으로 결속하는 초미세 솔더볼
접합 / 패키징	MR-MUF (Mass Reflow Molded Underfill)	• 칩 적층 후 액상 보호재를 일괄 주입 및 경화하여 방열·수율 개선
	TC-NCF (Thermal Compression NCF)	• 필름 형태의 비전도성 필름을 다이 사이에 두고 열압착 접합
	Hybrid Bonding	• 범프 없이 구리(Cu) 전극 간 직접 결합하여 간격 극소화 및 대역폭 극대화
구조 설계	Base Die (Logic Die)	• 최하단에서 수직 적층된 DRAM 제어, 테스트, I/O 라우팅 수행
시스템 통합	2.5D / 3D 패키징	• 인터포저 상 병렬 배치(2.5D) 및 수직 직접 적층(3D) 지원
인터페이스	Wide I/O 인터페이스	• 1024-bit 이상의 광대역 병렬 버스를 통한 초고속 데이터 전송

• HBM3E 양산 성숙에 이어 HBM4 세대 진입에 따른 기술 전환 가속화

III. HBM 세대 발전 전송 특성 및 향후 전망

구분	HBM3E	HBM4
최대 대역폭	1.2 TB/s 이상	2 TB/s 이상
I/O 버스 폭	1024-bit	2048-bit (2배 확장)
적층 단수	8-Hi / 12-Hi	16-Hi (초고밀도 적층)
핵심 기술	방열 제어 최적화 (Advanced MR-MUF)	Custom Base Die (파운드리 첨단 로직 공정 결합)

• 커스텀 HBM 시대 도래: 고객 맞춤형 Custom Base Die 적용으로 GPU·NPU 시스템 최적화 가속
• 하이브리드 본딩(Hybrid Bonding) 수율 안정화: 범프리스(Bumpless) 패키징을 통한 적층 두께 한계 극복
• PIM(Processing-In-Memory)으로의 융합 가속: 메모리 내부 연산 기능 탑재를 통한 폰 노이만 병목의 원천 해소