정의: 인공지능의 학습 및 추론에 필요한 대규모 병렬 연산을 저전력, 고속으로 처리하기 위한 AI 전용 프로세서
특징
대규모 MAC 연산기 집적
Systolic Array 기반
전성비 극대화
Edge 환경 사용
II. [NPU]의 아키텍처 및 핵심 기술요소
가. NPU의 동작 원리 및 아키텍처 개념도
flowchart TD
A["Host CPU"] <--> B["NPU 컨트롤러 / DMA"]
B <--> C["글로벌 버퍼 (SRAM)"]
C <--> D["처리기 PE<br/>[MAC 어레이]"]
C <--> E["처리기 PE<br/>[MAC Array]"]
C <--> F["처리기 PE<br/>[MAC Array]"]
D -- "Data Flow" --> E
E -- "Data Flow" --> F
subgraph S ["시스톨릭 어레이"]
D
E
F
end